ＰａｒｔｓａｎｄＣｉｒｃｕｉ
文章编号：１００２－８６８４（２００７）Ｓ２－００２７－０４
Ｔ基于ＡＤＰＣＭ算法的语音录放系统
优化设计与ＦＰＧＡ实现
徐朝炯，李
平，高
峰
（电子科技大学微电子与固体电子学院，四川成都６１００５４）
摘【
论文・・
要】介绍了自适应差分脉冲编码调制技术ＡＤＰＣＭ的编解码原理和结构，利用硬件描述语言设计并仿真了
ＩＭＡ－ＡＤＰＣＭ编解码器及相关电路，以完成语音的录放功能。通过优化编解码器的电路结构，使系统资源消耗减小
了１／３。实验平台以Ａｌｔｅｒａ的ＦＰＧＡ开发板为基础，实现了语音的录放，语音回放效果达到预期目标。关键词】自适应差分脉冲编码调制；语音编解码器；优化；ＦＰＧＡ【
中图分类号】ＴＮ９１２【
文献标识码】Ａ【
ＤｅｓｉｇｎａｎｄＯｐｔｉｍｉｚａｔｉｏｎｏｆＶｏｉｃｅＲｅｃｏｒｄ／ＰｌａｙｂａｃｋＳｙｓｔｅｍＢａｓｅｄｏｎＡＤＰＣＭａｎｄｔｈｅＩｍｐｌｅｍｅｎｔａｔｉｏｎｏｎＦＰＧＡ
ＸＵＣｈａｏ－ｊｉｏｎｇ，ＬＩＰｉｎｇ，ＧＡＯＦｅｎｇ
（ＣｏｌｌｅｇｅｏｆＭｉｃｒｏ－ＥｌｅｃｔｒｏｎｉｃｓａｎｄＳｏｌｉｄ－ｓｔａｔｅＥｌｅｃｔｒｏｎｉｃｓ，ＵＥＳＴｏｆＣｈｉｎａ，Ｃｈｅｎｇｄｕ６１００５４，Ｃｈｉｎａ）
【Ａｂｓｔｒａｃｔ】Ｉｎｔｈｉｓｐａｐｅｒ，ｔｈｅｐｒｉｎｃｉｐｌｅａｎｄａｒｃｈｉｔｅｃｔｕｒｅｏｆｔｈｅｅｎｃｏｄｅｒａｎｄｔｈｅｄｅｃｏｄｅｒｏｆＡｄａｐｔｉｖｅＤｉｆｆｅｒｅｎｔｉａｌ
ＰｕｌｓｅＣｏｄｅＭｏｄｕｌａｔｉｏｎ（ＡＤＰＣＭ）ａｒｅｉｎｔｒｏｄｕｃｅｄ．Ｔｈｅｎ，ｔｈｅＶＬＳＩｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆＩＭＡ－ＡＤＰＣＭｅｎｃｏｄｅｒ／ｄｅｃｏｄｅｒａｎｄｒｅｌａｔｅｄｃｉｒｃｕｉｔｓｉｓｐｒｏｐｏｓｅｄｗｉｔｈＶｅｒｉｌｏｇＨＤＬｄｅｄｉｃａｔｅｄｌｙｆｏｒｖｏｉｃｅｒｅｃｏｒｄ／ｐｌａｙｂａｃｋａｐｐｌｉｃａｔｉｏｎ．Ｔｈｅｒｅｓｕｌｔａｎｄｅｘｐｌａｎａｔｉｏｎａｒｅｐｒｅｓｅｎｔｅｄａｆｔｅｒｓｉｍｕｌａｔｉｏｎ．
Ｂａｓｅｄｏｎｏｕｒｗｏｒｋｉｎｇ，
ｒｅｓｏｕｒｃｅｃｏｎｓｕｍｐｔｉｏｎｉｓｒｅｄｕｃｅｄ１／３ｂｙ
ｏｐｔｉｍｉｚｉｎｇｔｈｅｓｔｒｕｃｔｕｒｅｏｆｔｈｅｅｎｃｏｄｅｒａｎｄｄｅｃｏｄｅｒ．Ｆｉｎａｌｌｙ，ａｓｉｍｕｌａｔｉｏｎｐｌａｔｆｏｒｍｉｓｅｓｔａｂｌｉｓｈｅｄｏｎｔｈｅｆｏｕｎｄａｔｉｏｎｏｆＡｌｔｅｒａ′ｓＵＰ３ｅｄｕｃａｔｉｏｎｋｉｔ．Ｔｈｅｆｕｎｃｔｉｏｎｏｆｖｏｉｃｅｒｅｃｏｒｄ／ｐｌａｙｂａｃｋｉｓｒｅａｌｉｚｅｄａｎｄｔｈｅｐｅｒｆｏｒｍａｎｃｅｇａｉｎｓｏｕｒｅｎｄｓ．
【Ｋｅｙｗｏｒｄｓ】ＡＤＰＣＭ；ｖｏｉｃｅｅｎｃｏｄｅｒ／ｄｅｃｏｄｅｒ；ｏｐｔｉｍｉｚｅ；ＦＰＧＡ
１
引言
自适应差分脉冲编码调制（ＡＤＰＣＭ）是一种音频
是将相邻两个样本相减，然后对这个差值编码，由于被量化对象的变化范围减小了很多，记录信号的容量也就减少了，基于这种原理的编码技术叫做差分脉冲编码调制（ＤＰＣＭ）。ＡＤＰＣＭ是一种比ＤＰＣＭ更高效的编码方式，它可自适应的改变量化步长，并且根据当前值进行预测，用于下次编码，使实际样本和预测值之差总是最小［１］。可选的幅度差的量化比特位数有８ｂｉｔ，
有损压缩编码方式，它的特点是文件体积小，音质较佳。在录音应用领域，音质效果要求并不高的地方，
ＡＤＰＣＭ音频格式可基本胜任；另外，这种简单的波形编码方式相对于其他的音频编码格式来说，实现难度较小。目前，市场上ＭＰ３播放器大多采用了Ｇ．７２６标准的ＡＤＰＣＭ实时压缩算法，对语音支持２４Ｋｂｉｔ／ｓ或
４ｂｉｔ和２ｂｉｔ。
ＡＤＰＣＭ编码的结构框图如图１所示。在编码器中，输入样本Ｘ［ｎ］与前一次样本Ｘ［ｎ－１］的预测信号
３２Ｋｂｉｔ／ｓ的编码速率，在３２ＭＢｙｔｅ的Ｆｌａｓｈ中可连续录制２个多小时语音。此外，由于ＡＤＰＣＭ具有良好的话音质量和抗干扰性能，在卫星通信、ＩＳＤＮ中得到了广泛应用。
Ｘｐ［ｎ－１］求差，得到差值Ｄ［ｎ］，Ｄ［ｎ］经过自适应量化器后得到ＡＤＰＣＭ编码Ｃ［ｎ］；为了得到Ｘｐ［ｎ－１］需要先将编码信号Ｃ［ｎ－１］反量化为样本差值Ｄｑ［ｎ－１］，然后和上一次的预测样本Ｘｐ［ｎ－２］相加，最后将和送入自适应预测器得到预测值Ｘｐ［ｎ－１］。其解码器相对简单一些，ＡＤＰＣＭ编码Ｃ［ｎ］经过自适应反量化器恢复出差值Ｄｑ［ｎ］，然后
２ＡＤＰＣＭ算法基本原理
由于音频信号具有主观冗余和客观冗余，去掉这
些人耳感知不到的信息，对听觉效果基本没有影响，这样就可达到压缩的目的。最简单的消除冗余度的方法
电声技术
#\"!Ｐａｒｔｓ
器件与电路
ａｎｄＣｉｒｃｕｉｔ
测值Ｘｐ［ｉ］来得到更好的预测，所以该预测器并不是自适应的。
自适应量化器
与上一次输出Ｙ［ｎ－１］的预测值求和，就可恢复出第ｎ个样本值Ｙ［ｎ］。
Ｘ［ｎ］
\"Ｄ［ｎ］Ｃ［ｎ］
３
３．１
语音录放系统的设计与优化
设计前的考虑
由于ＡＤＰＣＭ算法目前在语音录音领域应用较
Ｘｐ［ｎ－１］自适应预测器
Ｘｐ［ｎ］
\"Ｄｑ［ｎ］
Ｄｑ［ｎ］
自适应反量化器
多，而且基于该算法的语音录音系统实现起来比较容易，因此设计拟定的目标为通过ＡＤＰＣＭ编解码器对短时语音进行录音，并能实现语音的回放。
设计中采用８ｂｉｔＡＤ／ＤＡ，４ｂｉｔＡＤＰＣＭ编码，系统工作频率８ｋＨｚ，那么ＰＣＭ信号的码率为８ｋＨｚ×８ｂｉｔ＝
（ａ）ＡＤＰＣＭ编码器
Ｃ［ｎ］
自适应反量化器
\"Ｙ［ｎ］
Ｙ［ｎ－１］
自适应预测器
（ｂ）ＡＤＰＣＭ解码器
６４Ｋｂｉｔ／ｓ，ＡＤＰＣＭ编码的码率８ｋＨｚ×４ｂｉｔ＝３２Ｋｂｉｔ／ｓ，由此可知压缩率为６４Ｋｂｉｔ∶ｓ／３２Ｋｂｉｔ／ｓ＝２∶１；另外，由于采用４ｂｉｔＡＤＰＣＭ编码，每秒需３２Ｋｂｉｔ／４ｂｉｔ＝８Ｋ个存储单元（每个存储单元４ｂｉｔ），即４ＫＢｙｔｅ的存储空间。由于设计中采用的ＦＰＧＡ（ＣｙｃｌｏｎｅＥＰ１Ｃ６Ｑ２４０Ｃ８）内部只有９０Ｋｂｉｔ存储空间，此外还需要为算法中使用的步长表和修正表［５］预留一定存储空间，所以计划录音时间２ｓ，那么录音编码会占用空间３２Ｋｂｉｔ／ｓ×２ｓ＝６４Ｋｂｉｔ，即６４Ｋｂｉｔ／４ｂｉｔ＝１６Ｋ个存储单元，那么存储器的地址线为１４ｂｉｔ。
图１ＡＤＰＣＭ编解码结构框图
在由差值信号得到ＡＤＰＣＭ编码过程中，由于量化器可根据差值信号的幅度自动调节步长，所以称它是自适应的。当信号变化很大时，步长也增大；当信号变化缓慢时，步长也跟着减小。同样，在由ＡＤＰＣＭ编码反量化的过程中，反量化器会通过ＡＤＰＣＭ编码选择一个索引，然后根据索引调整步长，所以ＡＤＰＣＭ采用的是非均匀量化。
这里有两点值得注意，一是在编码器中为了得到预测值，采用了反量化器，而反量化器的输出Ｄｑ［ｎ］似乎可由输入差值Ｄ［ｎ］来代替。由反量化器得到Ｄｑ［ｎ］的方式是为了将编码值反馈到前级，以抑制突变信号（变二是自适应预测器化超出两倍步长）造成的错误累加。
的预测效果影响着ＡＤＰＣＭ编码质量，好的预测器根据当前值Ｘ［ｎ］以及前几次的值调整预测值，以尽可能地减小编码过程造成的误差，但是系统复杂度和资源消耗也会相应增加。
笔者采用的是ＩＭＡ（ＩｎｔｅｒａｃｔｉｖｅＭｕｌｔｉｍｅｄｉａＡｓｓｏ－
３．２系统框图与工作过程
系统（如图２所示）主要由编码器Ｅｎｃｏｄｅｒ、存储器
解码器Ｄｅｃｏｄｅｒ、控制单元Ｃｏｎｔｒｏｌ、时钟Ｃｌｏｃｋ这ＲＡＭ、
５个模块组成。在播放（ｐｌａｙ）和录音（ｒｅｃｏｒｄ）２个按键的作用下，由Ｃｏｎｔｒｏｌ部分产生存储器使能信号ＣＳ、地址信号Ａｄｄｒ和读写控制信号ＷＥ，编码器的使能信号
Ｅｎ＿ｅｎ和复位信号ＲＥ＿ＲＳＴ或者解码器的使能信号Ｅｎ＿ｄｅ和复位信号ＰＬ＿ＲＳＴ。
Ｃｌｋ（１４．３１８ＭＨｚ）时钟
ｃｉａｔｉｏｎ）ＡＤＰＣＭ算法，该算法是一种简单快捷的方法，可在２０ＭＨｚ的３８６级ＰＣ上对４４．１ｋＨｚ，１６ｂｉｔ立体声的声音进行实时解码［２］。著名的ＷｅｓｔＷｏｏｄ在它的许多游戏，如沙丘ＩＩ、命令与征服、红色警戒等中保存声音的数据文件（ＡＵＤ格式）大多使用ＩＭＡ－ＡＤＰＣＭ压缩。另外，该压缩方式在手机铃声和ＭＰ３中的ＷＡＶ录音中得到了很好的应用。这种编码方式的秘密在于它的预测器相当简单，它直接使用上一次的预测值Ｘｐ［ｎ－１］与反量化值Ｄｑ［ｎ］的和作为下一个预测值。简单地说，它的预测器就是一个延迟单位。由于没用任何其他预
ＰＣＭ
编码器
４ｂｉｔ
存储器
４ｂｉｔ
解码器
ＰＣＭ
Ｅｎ＿ｅｎＲＥ＿ＲＳＴＡｄｄｒＷＥＣＳ播放
控制单元
Ｅｎ＿ｄｅＰＬ＿ＲＳＴ
录音
图２基于ＦＰＧＡ的语音编／解码系统结构图
工作过程为：
录音过程：按录音键，录音过程开始→在约１个时钟周期里编码器复位，之后编码器和存储器开始正常工作→对输入的８ｂｉｔＰＣＭ信号编码并写入存储器
ＲＡＭ→录音键松开，录音结束。
!电声技术#\"器件与电路
ＰａｒｔｓａｎｄＣｉｒｃｕｉ
播放过程：按播放键，播放过程开始→在约１个时钟周期里解码器复位，之后解码器和存储器开始正常工作→循环读ＲＡＭ并由解码器解码输出８ｂｉｔＰＣＭ信号→播放键松开，播放结束。
Ｔ３．３．５系统仿真
在对系统仿真过程中，先将编码器直接与解码器
控制单相连，搭建一个最小系统，而不用考虑存储器、元和时钟分频；当仿真通过后，再加入这些模块对整个系统进行仿真；当系统功能仿真通过后，再进行时序仿真。
图３（ａ）为编码器和解码器工作的仿真图，该仿真模型中只有编码器和解码器，其控制信号直接由测试向量提供。由这个模型可直接将被编码的信号与解码信号进行比较，以判断这２个模块是否正常工作。图中ＣＬＫ＿８Ｋ为系统时钟，ＰＣＭ＿ＩＮ为测试文件中编写的８ｂｉｔＰＣＭ输入信号，ｃｏｄｅ为编码器输出的４ｂｉｔ编码，ＰＣＭ＿ＯＵＴ为解码器输出的８ｂｉｔＰＣＭ信号。由图可以看出解码信号ＰＣＭ＿ＯＵＴ与输入信号ＰＣＭ＿ＩＮ非常接近，如当输入依次为２ｈ，５ｈ，９ｈ，Ｂｈ，Ｆｈ，１０ｈ，１０ｈ，
３．３电路设计与仿真
笔者采用硬件描述语言［３］对电路模块进行设计，使
用ＱｕａｒｔｕｓＩＩ进行综合，通过ＭｏｄｅｌＳｉｍ进行的功能仿真和时序仿真。为便于观察，给出的仿真图是在Ａｃｔｉｖｅ
ＨＤＬ环境下进行的。
３．３．１
编码器设计
将量化步长表和索引修正表单独设计成２个模块，以便于后面直接调用。输入ＰＣＭ信号减去预测信号，由差值正负可首先得到ＡＤＰＣＭ编码的最高位，该差值经过３次与步长、１／２步长、１／４步长的比较得到剩下的３位编码；得到的ＡＤＰＣＭ编码再经过与刚才量化过程相反的步骤恢复出差值；将这个恢复出来的差值与上一个预测值相加，便得到新的预测值，延迟一个周期，用于计算下一个差值。
Ｆｈ，Ｄｈ，Ａｈ…时，对应输出为１ｈ，５ｈ，９ｈ，Ａｈ，Ｅｈ，Ｆｈ，１０ｈ，Ｆｈ，Ｅｈ，Ａｈ…，说明编码器／解码器工作正常。
系统整体的仿真（如图３（ｂ）所示）共分为２部分：第１部分为录音（编码和存储编码），此时ＲＥＣＯＲＤ＝‘（录音键按下），ＥＮ＿ｅｎ＝‘（编码器使能），ＣＳ＝‘，０’１’１’（存储器使能并且写数据）；第２部分为播放ＷＥ＝‘１’（读存储器和解码），此时ＰＬＡＹ＝‘（播放键按下），０’（解码器使能），ＣＳ＝‘，ＷＥ＝‘（存储器使ＥＮ＿ｄｅ＝‘１’１’０’能并且读数据）。为方便观察，输入／输出ＰＣＭ信号都是以模拟方式显示。由图可直观地看出，解码信号能够很好地将输入信号恢复。
３．３．２解码器设计
解码仍然使用上面提到的量化步长表和索引修正
表；解码过程与编码过程求预测值的过程相似，将
ＡＤＰＣＭ编码反量化，其过程与编码器中量化的过程相反，由低３位编码修正步长，然后由这３位编码决定是否将步长与１／２步长、１／４步长累加，得到的和经过修正由编码最高位决定其正负，为正时不变，为负时变为补码，这个反量化出来的差值再与上一个恢复出来的
ＰＣＭ信号相加就可恢复出本次ＰＣＭ信号。３．３．３
控制单元设计
由录音／播放信号可得到一系列编码／解码／存储的控制信号；由于录音／播放信号为异步输入，所以需要分别使用２级触发器对它们进行同步；得到的录音同步信号先对编码器清零，并将编码器和存储器使能，此时解码器不工作；得到的播放同步信号先对解码器清零，并将解码器和存储器使能，此时编码器不工作。另外控制器内还要设计一个计数器，为存储器提供读写地址。
３．３．４存储器和时钟设计
由前面的分析可知ＲＡＭ为６４Ｋｂｉｔ的存储空间，共
分为１６Ｋ个单元，地址线为１４ｂｉｔ，数据线为４ｂｉｔ，由于设计的目标具有非实时性，所以采用单口ＲＡＭ。整个系统使用８ｋＨｚ时钟，所以需要设计一个分频器，时钟源为开发板上时钟管理芯片输出的１４．３１８ＭＨｚ的时钟。
３．４电路优化与结果比较
在编码器中，有一个量化器和一个反量化器，在设
计中可以将这２个模块的工作用１个模块来完成。量化过程是从信号的差值转换为编码，这个过程中需要
电声技术
#\"!Ｐａｒｔｓ
器件与电路
ａｎｄＣｉｒｃｕｉｔ
将步长移位，用差值分别与它们进行比较得到编码。而反量化过程，是从编码出发，经过查表得到步长，将步这２个过程编长移位后，由编码控制将它们进行累加。
码是相同的，查表得到的步长也是相同的。量化时，当差值比步长或者被移位的步长大时，该位（低３位中的某一位）的编码为１，否则为０；反量化时，当该位编码为１时，需要将步长或者移位的步长累加，编码为０时所以可以在量化的同时，对步长或者移位则不用累加。
的步长进行累加，完成反量化过程。
另外，前面提到过解码的过程与编码器中求预测值的过程很相似。编码器中由编码反量化得到一个差值，然后将这个差值与上一次的预测值相加得到本次预测值；解码器也是由编码反量化得到差值，然后将差值与上一次的输出求加，得到本次的输出。所以从理论上讲，解码器可以复用编码器的资源。从系统实现来看，由于录音与播放不是同时进行的，所以解码器与编码器电路不会发生冲突。复用时需要注意，录音和播放都要使用复用的单元，而且其输入编码，可能来自量化器，也可能来自存储单元。
将原来的设计与经过优化的版本使用ＦＰＧＡ开发工具ＱｕａｒｔｕｓＩＩ综合，选用的器件为ＣｙｃｌｏｎｅＥＰ１Ｃ６Ｑ－
实验表明，播放出来的语音信号能够较好地与被录的语音信号匹配，可以录音２ｓ，并能实现连续播放。
图４
外围电路
放大／滤波
ＰＣＭ＿ＩＮ８ｂｉｔＰＣＭ＿ＯＵＴ８ｂｉｔ
ＵＰ３
ＥＰ１Ｃ６Ｑ２４０Ｃ８
ＡＤ／ＤＡ功率放大
基于ＦＰＧＡ的语音录放实验平台
５
结论
笔者介绍了ＡＤＰＣＭ算法的基本原理，并使用
ＶｅｒｉｌｏｇＨＤＬ对以ＩＭＡ－ＡＤＰＣＭ编解码器为基础的语音录放系统进行了设计与优化，然后使用ＱｕａｒｔｕｓＩＩ综合。结果表明，通过解码器复用编码器单元使资源减少了３２．７％。最后通过ＦＰＧＡ实验实现了语音的录放功能，播放效果较为理想。后续工作是利用噪声整形和插值滤波等技术改善语音质量。
参考文献
［１］林福宗．多媒体技术基础［Ｍ］．２版．北京：清华大学出版
社，２００２．
２４０Ｃ８，共有５９８０个逻辑单元（ＬｏｇｉｃＥｌｅｍｅｎｔｓ），得到的结果为表１所示。
表１
综合结果比较
合并量化器与
反量化器
复用编码器实现解码
［２］ＳＡＬＯＭＯＮＤ．数据压缩原理与应用［Ｍ］．２版．吴乐南，
译．北京：电子工业出版社，２００３．
［３］李平．电子设计自动化快速入门教程［Ｍ］．北京：高等教
育出版社，２００３．作者简介
最初版本
资源消耗所占比例／％
３９７７
３８８６
２６７４
徐朝炯，硕士，主要研究方向为数字音频压缩、数字前端设计；李平，教授，主要研究方向为超大规模集成电路；
高峰，硕士，主要研究方向为数字音频压缩，数字前端设计。
４ＦＰＧＡ实验
为实现语音的录放，实验中使用传声器输入，然后
［责任编辑］史丽丽［收稿日期］２００７－０２－１０
!!!!!!!!!!!!!!!!\"将语音信号放大，并将高于４ｋＨｚ的信号（语音信号的频带大致为２００Ｈｚ￣４ｋＨｚ）的滤除，之后将语音信号使用８ｂｉｔＡＤ量化，送入ＦＰＧＡ。播放时，从ＦＰＧＡ输出
８ｂｉｔＰＣＭ信号，然后使用８ｂｉｔＤＡ转换得到模拟语音信号，再经过功率放大由扬声器输出。
本实验使用的主要芯片有：８ｂｉｔＡＤ（ＡＤ０８０４，转换时间＜１００!ｓ，误差±１ＬＳＢ）；８ｂｉｔＤＡ（ＤＡＣ０８００，建立时间１００!ｓ，误差±１ＬＳＢ，差分电流输出）；运算放大器
!!!!!!!!!!!!!!!!!!!!\"
大连ＣＯＣＯ酒吧应用玛田产品大连ＣＯＣＯ酒吧一家集文化﹑餐饮﹑人文风情于一体的大型酒吧。酒吧采用８只玛田ＭＡＲＴＩＮ波前技术Ｗ８Ｃ系列，１２只ＭＡＲＴＩＭＦ１２，４只ＭＡＲＴＩＮＳ１８，１２只ＭＡＲＴＩＮ波前技术ＷＳＸ系列等音响设备。
!!!!!!!!!!!!!!!!\"ＴＬ０８４，功率放大芯片ＬＭ３８６；ＡｌｔｅｒａＵＰ３开发板，ＦＰＧＡ采用ＣｙｃｌｏｎｅＥＰ１Ｃ６Ｑ２４０Ｃ８，时钟芯片Ｐ１６Ｃ１０６［７］。
\"电声技术$#!!!!!!!!!!!!!!!!!!!!\"
因篇幅问题不能全部显示，请点此查看更多更全内容